1/5/5 DIALOG(R) File 347: JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

Image available 04611086 SEMICONDUCTOR MEMORY

PUB. NO.:

06-282986 [JP 6282986 October 07, 1994 (19941007)

PUBLISHED: INVENTOR(s):

AGATA MASASHI

AKAMATSU HIRONORI KIKUKAWA HIROHITO SAWADA AKIHIRO IWANARI SHUNICHI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

06-002383 [JP 942383]

FILED:

January 14, 1994 (19940114)

INTL CLASS:

[5] G11C-011/407; H01L-027/108

JAPIO CLASS:

45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

Section: JOURNAL:

, Section No. FFFFFF, Vol. 94, No. 10, Pg. FFFFFF,

FF, FFFF (FFFFFFFF)

ABSTRACT

PURPOSE: To secure a sufficient time for holding data without sacrificing breakdown strength of a memory cell.

CONSTITUTION: External power supply voltage VCC is supplied to peripheral circuits 20 as a first internal power supply voltage VPERI. When VCC is lower than the lowest limit voltage VOL being the recommended operation condition, a power supply voltage control circuit 30 outputs high level voltage control signal VSIG, and when it is not so, the circuit 30 outputs low level VSIG. A power supply circuit 40 supplies a second and a third internal power supply VW, VWORD to a memory cell section 10. When VSIG is a low level, VW is equal to VPERI, and when VSIG is a high level, VW is equal to voltage to which VPERI is boosted. VW is supplied to an ENABLE signal line of a sense amplifier column 15 and VWORD is supplied to a memory cell array 11 respectively from a row decoder 12 so that VW becomes writing voltage for data of high level of the memory cell.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-282986

(43)公開日 平成6年(1994)10月7日


(51) Int.CL ⁵ G 1 1 C 11/407	識別記号	庁内整理番号	F 1			技術表示箇所	
H01L 27/108		6866-5L 7210-4M 7210-4M	G11C H01L	3 5 4 3 2 5 3 2 5	25 Q		
			審査請求	水 未請求	発明の数15	OL ((全 13 頁)
(21)出願番号	特顏平6-2383		(71)出願人		金業株式会社		
(22)出顯日	平成6年(1994)1	月14日	(72)発明者				
(31)優先権主張番号 (32)優先日	特願平5-11401 平5(1993)1月27	В		産業株式会		.006番地	松下電器
(33)優先権主張国	日本(JP)		(72)発明者	赤松 寛範 大阪府門真市大字門真1006番地 松下電器 産業株式会社内			
			(72)発明者		真市大字門真具	1006番地	松下電器
			(74)代理人	弁理士 育	前田 弘 (終頁に続く
						政	一 一

(54) 【発明の名称】 半導体メモリ

(57) 【要約】

【目的】 メモリセルの耐圧を犠牲にすることなく充分なデータ保持時間を確保することができる実用的な半導体メモリを提供する。

【構成】 外部電源電圧VCCは、第1の内部電源電圧VPERIとして周辺回路20に供給される。電源電圧制御回路30は、VCCが推奨動作条件の下限電圧VOLより低い場合にはハイレベルの電圧制御信号VSIGを、そうでない場合にはローレベルのVSIGを出力する。電源回路40は、第2及び第3の内部電源電圧VW、VWORDをメモリセル部10に供給する。VWは、VSIGがローレベルの場合にはVPERIと等しく、VSIGがハイレベルの場合にはVPERIを昇圧した電圧である。VWORDはVWを更に昇圧した電圧である。VWORDはVWを更に昇圧した電圧である。VWORDはVWを更に昇圧した電圧である。VWORDはVWを更に引きした電圧である。VWORDはVWを更にインスアンプ列15のイネーブル信号線にはVWが、メモリセルアレイ11のワード線にはVWORDが各々ロウデコーダ12から供給される。



1

【特許請求の範囲】

【請求項1】 電荷保持型の半導体メモリであって、

外部電源電圧に比例した第1の内部電源電圧を入力し、 前記第1の内部電源電圧が所定の電圧より高い場合には 該第1の内部電源電圧と等しく設定され前記第1の内部 電源電圧が前配所定の電圧より低い場合には該第1の内 部電源電圧より高く設定された第2の内部電源電圧と、 前記第2の内部電源電圧より高く設定された第3の内部 電源電圧とをそれぞれ出力するための電源回路と、

電荷を保持するためのキャパシタと、ソースがピット線 10 に、ドレインが前記キャパシタに、ゲートがワード線に それぞれ接続されたMOSトランジスタとを有するメモ リセル回路と、

ソースがセンスイネーブル信号線に、ドレインが前記ピット線にそれぞれ接続され、かつ前記ピット線の電圧を増幅するようにゲートに導通信号が印加されるMOSトランジスタを有するセンスアンプ回路と、

前記電源回路から出力された第2の内部電源電圧を前記センスイネーブル信号線に、前記電源回路から出力された第3の内部電源電圧を前記ワード線にそれぞれ供給するためのロウデコーダとを備えたことを特徴とする半導体メモリ。

【請求項2】 請求項1記載の半導体メモリにおいて、 ソースがデータ線に、ドレインが前記ピット線に、ゲー トがコラム線にそれぞれ接続されたMOSトランジスタ を有するコラムスイッチ回路と、

前記電源回路から出力された第2の内部電源電圧を前記 コラム線に供給するためのコラムデコーダとを更に備え たことを特徴とする半導体メモリ。

【請求項3】 電荷保持型の半導体メモリであって、 外部電源電圧に比例した第1の内部電源電圧を入力し、 前記第1の内部電源電圧が所定の電圧より高い場合には 該第1の内部電源電圧と等しく設定され前記第1の内部 電源電圧が前記所定の電圧より低い場合には該第1の内 部電源電圧より高く設定された第2の内部電源電圧と、 前記第2の内部電源電圧より高く設定された第3の内部 電源電圧とをそれぞれ出力するための電源回路と、

電荷を保持するための第1のキャパシタと、ソースが第 1のピット線に、ドレインが前記第1のキャパシタに、 ゲートがワード線にそれぞれ接続されたMOSトランジ 40 スタとを有する第1のメモリセル回路と、

ソースが共通ビット線に、ドレインが前配第1のビット線に、ゲートが第1のシェアドスイッチ信号線にそれぞれ接続されたMOSトランジスタを有する第1のシェアドスイッチ回路と、

電荷を保持するための第2のキャパシタと、ソースが第2のビット線に、ドレインが前配第2のキャパシタに、ゲートが前配ワード線にそれぞれ接続されたMOSトランジスタとを有する第2のメモリセル回路と、

ソースが前記共通ビット線に、ドレインが前記第2のピ 50 て、

ット線に、ゲートが第2のシェアドスイッチ信号線にそれぞれ接続されたMOSトランジスタを有する第2のシェアドスイッチ回路と、

2

ソースがセンスイネーブル信号線に、ドレインが前記共 通ピット線にそれぞれ接続され、かつ前記共通ピット線 の電圧を増幅するようにゲートに導通信号が印加される MOSトランジスタを有するセンスアンプ回路と、

前記電源回路から出力された第2の内部電源電圧を前記センスイネーブル信号線に、前記電源回路から出力された第3の内部電源電圧を前記ワード線に、前記電源回路から出力された第3の内部電源電圧を選択的に前記第1及び第2のシェアドスイッチ信号線にそれぞれ供給するためのロウデコーダとを備えたことを特徴とする半導体メモリ。

【請求項4】 請求項3記載の半導体メモリにおいて、 ソースがデータ線に、ドレインが前記共通ビット線に、 ゲートがコラム線にそれぞれ接続されたMOSトランジ スタを有するコラムスイッチ回路と、

前配電源回路から出力された第2の内部電源電圧を前記 コラム線に供給するためのコラムデコーダとを更に備え たことを特徴とする半導体メモリ。

【請求項5】 請求項1又は3に記載の半導体メモリに おいて、

前記電源回路は、前記外部電源電圧をそのまま前記第1 の内部電源電圧として入力することを特徴とする半導体 メモリ。

【請求項6】 請求項5記載の半導体メモリにおいて、 前記所定の電圧は、前記外部電源電圧に関する推奨動作 条件の電圧範囲のうちの下限の電圧であることを特徴と 30 する半導体メモリ。

【請求項7】 請求項1又は3に記載の半導体メモリに おいて、

前記外部電源電圧を入力し、該入力された外部電源電圧 を降圧した電圧を前記第1の内部電源電圧として前記電 源回路に供給するための降圧回路を更に備えたことを特 徴とする半導体メモリ。

【請求項8】 請求項7記載の半導体メモリにおいて、 前記所定の電圧は、前記外部電源電圧に関する推奨動作 条件の電圧範囲のうちの下限の電圧に対応した電圧であ ることを特徴とする半導体メモリ。

【請求項9】 請求項1又は3に記載の半導体メモリに おいて、

前記電源回路は、

前記入力された第1の内部電源電圧から前記第2の内部 電源電圧を生成するための第1の昇圧回路と、

前記第1の昇圧回路により生成された第2の内部電源電圧から前記第3の内部電源電圧を生成するための第2の 昇圧回路とを備えたことを特徴とする半導体メモリ。

【請求項10】 請求項9記載の半導体メモリにおい

前記電源回路は、

前記第1の内部電源電圧と前記第2の内部電源電圧との 差を1つのMOSトランジスタのしきい値電圧以下に保 持するように、前記第1の内部電源電圧と前記第2の内 部電源電圧との比較結果を前記第1の昇圧回路へ供給す るための比較器を更に備えたことを特徴とする半導体メ モリ。

【請求項11】 請求項1又は3に記載の半導体メモリにおいて、

前記第2の内部電源電圧と前記第3の内部電源電圧との 10 差は1つのMOSトランジスタのしきい値電圧以上であることを特徴とする半導体メモリ。

【請求項12】 請求項1又は3に記載の半導体メモリにおいて、

前記第1の内部電源電圧を入力し、該入力された第1の 内部電源電圧の大きさに応じて前記電源回路における前 記第2の内部電源電圧の設定の切り替えを制御するよう に、前記電源回路に電圧制御信号を供給するための電源 電圧制御回路を更に備えたことを特徴とする半導体メモ リ。

【請求項13】 請求項12記載の半導体メモリにおいて、

前記電源電圧制御回路は、

前記入力された第1の内部電源電圧と前記所定の電圧と を比較し、該比較の結果に応じた論理信号を前記電圧制 御信号として出力するための比較器を備えたことを特徴 とする半導体メモリ。

【請求項14】 請求項12記載の半導体メモリにおいて、

前記電源電圧制御回路は、

電荷を保持するためのダミーキャパシタと、

前記ダミーキャパシタを一定時間だけ充電するように該 ダミーキャパシタと前記第1の内部電源電圧の供給線と の間に介在したスイッチ素子と、

前記ダミーキャパシタの電圧の変化を監視し、該監視の 結果に応じた論理信号を前記電圧制御信号として出力す るための監視手段とを備えたことを特徴とする半導体メ モリ。

【請求項15】 電荷保持型の半導体メモリにおけるメモリセルへの書き込み電圧の供給方法であって、

外部電源電圧に比例した内部電源電圧が所定の電圧より 高いかどうかを判断するステップと、

メモリセルに書き込まれるべきハイレベルのデータの電 圧として、前配内部電源電圧が前配所定の電圧より高い 場合には該内部電源電圧を、前配内部電源電圧が前配所 定の電圧より低い場合には該内部電源電圧より高い電圧 をそれぞれ選択するステップとを備えたことを特徴とす る方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、DRAM(ダイナミック・ランダム・アクセス・メモリ)等の電荷保持型の半 導体メモリに関するものである。

[0002]

【従来の技術】DRAMでは、データがメモリセルのキャパシタに電荷の有無の形で著えられる。このキャパシタの電荷は、時間がたつとリークのために失われてしまう。したがって、データを保持するためにはメモリセルに対して一定時間毎に、いわゆるリフレッシュ動作を実行する必要がある。

【0003】さて、メモリセルに書き込まれるハイレベルのデータの電圧が低い場合には、キャパシタに著えられる電荷量が小さくなる結果、データの保持時間が短くなる。データの保持時間が極端に短くなると、リフレッシュ動作を実行してもデータの消失が生じることとなる

[0004] そこで、特開昭58-23386号公報や特開昭58-23387号公報に開示された5V単一電源方式のDRAMでは、外部電源電圧VCC(=5V)よの高い電圧(6Vあるいは7V)をメモリセルに書き込むようにしている。これにより、VCCがある程度低下してもデータの消失をまぬがれることができ、動作マージンが向上する。

【0005】また、M. Aoki, et al., "A 1.5V DRAM for Battery-Based Applications", ISSCC DIGEST OF TECHNI CAL PAPERS, pp. 238-239, Feb. 1989 や特開平5-21742号公報に開示されたDRAMでは、セルプレート電圧変化方式が採用されている。セルプレートの電圧を変化させることによって、メモリセルの書き込み電圧を実効的に高くしているのである。

[0006]

【発明が解決しようとする課題】上記のようにメモリセルに6 Vあるいは7 Vという高い電圧を書き込む場合には、メモリセルの耐圧上の問題が生じ、DRAMの寿命が短くなってしまう。また、上記セルプレート電圧変化方式は実用性に欠ける。セルプレートは、容量が大きいため、その電圧を高速に変化させることは困難であるからである。

[0007] 本発明の目的は、メモリセルの耐圧を犠牲 の にすることなく充分なデータ保持時間を確保することが できる実用的な半導体メモリを提供することにある。

[8000]

【課題を解決するための手段】上記目的を達成するため、本発明は、外部電源電圧に比例した内部電源電圧が 所定の電圧より高いかどうかを判断し、該判断の結果に 応じてメモリセルの書き込み電圧を選択することとした ものである。すなわち、メモリセルに書き込まれるべき ハイレベルのデータの電圧として、内部電源電圧が所定 の電圧より高い場合には該内部電源電圧を、内部電源電 近が所定の電圧より低い場合には該内部電源電圧より高

い電圧をそれぞれ選択するのである。

【0009】具体的には、本発明に係る半導体メモリ は、次のような電源回路、メモリセル回路、センスアン プ回路及びロウデコーダを備えたものである。すなわ ち、電源回路は、外部電源電圧VCCに比例した第1の内 部電源電圧VPERIを入力し、該第1の内部電源電圧VPE RIが所定の電圧より高い場合には該第1の内部電源電圧 VPERIと等しく、第1の内部電源電圧 VPERIが前記所定 の電圧より低い場合には該第1の内部電源電圧 VPERIよ り高く設定された第2の内部電源電圧VWと、該第2の 内部電源電圧VW より高く設定された第3の内部電源電 圧VWORDとをそれぞれ出力する。第1の内部電源電圧V PERIは、外部電源電圧VCCと等しい電圧であっても、ま た該外部電源電圧VCCを降圧した電圧VRDであってもよ い。メモリセル回路は、電荷を保持するためのキャパシ タと、ソースがピット線に、ドレインが前記キャパシタ に、ゲートがワード線にそれぞれ接続されたMOSトラ ンジスタとを有する。センスアンプ回路は、ソースがセ ンスイネーブル信号線に、ドレインが前配ビット線にそ れぞれ接続され、かつ該ビット線の電圧を増幅するよう にゲートに導通信号が印加されるMOSトランジスタを 有する。ロウデコーダは、前記電源回路から出力された 第2の内部電源電圧VW を前記センスイネーブル信号線 に、前記電源回路から出力された第3の内部電源電圧V WORDを前記ワード線にそれぞれ供給するものである。

【0010】高速の読み出し及び書き込みを実現するた めには、コラムスイッチ回路を構成するMOSトランジ スタのゲートに前記電源回路から出力された第2の内部 電源電圧VW を供給する。

【0011】シェアドスイッチ回路構成を備えた半導体 30 メモリの場合には、上記メモリセル回路のMOSトラン ジスタの場合と同様に、シェアドスイッチ回路を構成す るMOSトランジスタのゲートに前記電源回路から出力 された第3の内部電源電圧VWORDを供給する。

[0012]

【作用】本発明によれば、外部電源電圧VCC又は降圧電 圧VRDが充分高い場合には、該外部電源電圧VCC又は降 圧電圧VRDをメモリセルのハイレベルのデータの書き込 み電圧とする。したがって、従来とは違ってメモリセル の耐圧上の問題は生じない。そして、外部電源電圧VCC 40 又は降圧電圧VRDが低い場合には、ハイレベルの書き込 み電圧を昇圧することによりデータ保持時間の延長が図 られる。

【0013】センスアンプ回路は、メモリセルの書き込 み電圧を決定する。つまり、センスアンプ回路のMOS トランジスタのソースに印加された第2の内部電源電圧 VWは、ピット線及びメモリセル回路のMOSトランジ スタを通じて該メモリセル回路のキャパシタに供給さ れ、その電圧VW に応じた電荷がキャパシタに蓄積され る。この際、メモリセル回路のMOSトランジスタのゲ 50 V、VOH=5. 5 V 、VOL=4. 5 Vである。また、

ートにワード線を通じて供給される第3の内部電源電圧 VWORDは、該メモリセル回路のMOSトランジスタの完 全導通を保証している。

6

[0014]

【実施例】以下、図面を参照しながら本発明の実施例に ついて説明する。

【0015】 (実施例1) 図1は、本発明の第1の実施 例に係る半導体メモリであるDRAMの構成を示すプロ ック図である。図1において、10はメモリセル部、2 0は周辺回路、30は電源電圧制御回路、40は電源回 路である。メモリセル部10は、メモリセルアレイ11 と、ロウデコーダ12と、コラムデコーダ13と、セン ス/スイッチ回路列14とを備えている。センス/スイ ッチ回路列14は、センスアンプ列15と、コラムスイ ッチ回路列16とを備えている。

[0016] 周辺回路20には、外部電源電圧VCCがそ のまま第1の内部電源電圧VPERIとして供給される。こ の周辺回路20は、メモリセル部10にアドレスや制御 信号を供給する機能と、メモリセル部10と外部との間 のデータ転送を司る機能とを有するものである。 ロウデ コーダ12及びコラムデコーダ13は、周辺回路20か ら供給されたアドレスに基づいて、メモリセルアレイ 1 1の中のアクセスすべきメモリセルを決定する。電源電 圧制御回路30及び電源回路40には、周辺回路20と 同じく外部電源電圧Vccが供給されている。

【0017】図2に示すように、電源電圧制御回路30 は比較器31を備えている。この比較器31は、外部電 源電圧VCCと参照電圧VREF とを比較し、VCCがVREF より低い場合にはハイレベルの論理信号を、VCCがVRE F より高い場合にはローレベルの論理信号を各々電圧制 御信号VSIG として出力するものである。

【0018】図3に示すように、電源回路40は第1及 び第2の昇圧回路41、42を備えている。第1の昇圧 回路41は、電源電圧制御回路30からの電圧制御信号 VSIG がローレベルである場合には外部電源電圧VCCと 等しい電圧を、VSIG がハイレベルである場合にはVCC を昇圧した電圧を各々第2の内部電源電圧VW として出 力するものである。第2の昇圧回路12は、第1の昇圧 回路41から出力された第2の内部電源電圧VW を更に 昇圧した電圧を第3の内部電源電圧 V WORD として出力す るものである。これら第2及び第3の内部電源電圧VW 、VWORDは、メモリセル部10に供給される。

【0019】図4は、図3の電源回路40の構成を採用 した場合の外部電源電圧VCCと第1~第3の内部電源電 圧VPERI、VW、VWORDとの関係を示すグラフである。

【0020】一般にDRAMでは、外部電源電圧VCCに 関する推奨動作条件が設定される。その内容は、標準電 圧V0、上限電圧VOE及び下限電圧VOLである。例え ば、5V単一電源方式のDRAMでは、V0 = 5.0

3. 3 V単一電源方式のDRAMでは、V0 = 3. 3 V、 VOH= 3. 6 V、 VOL= 3. 0 Vである。

【0021】図4は、上記参照電圧VREFを外部電源電 圧VCCに関する推奨動作条件の電圧範囲のうちの下限の 電圧 VOL (例えば4. 5 V 又は3. 0 V) に設定した場 合の特性を示している。第1の内部電源電圧VPERIは、 外部電源電圧VCCの全ての範囲において該外部電源電圧 VCCに比例して単調に増減する。第2の内部電源電圧V W は、外部電源電圧VCCがVOLより高い場合には第1の 内部電源電圧VPERIと一致し、VCCがVOLより低い場合 には一定値VOLである。第3の内部電源電圧VWORDは、 外部電源電圧VCCの全ての範囲において第2の内部電源 電圧VW より高い。なお、第2の内部電源電圧VW と第 3の内部電源電圧VWORDとの差は、1つのMOSトラン ジスタのしきい値電圧VT 以上に設定される。

【0022】第1の内部電源電圧VPERIと第2の内部電 源電圧V♥ との差が1つのMOSトランジスタのしきい 値電圧VI 以下となる外部電源電圧VCCの範囲(図4中 の領域 I) では、図1に示すように、メモリセル部10 と周辺回路20とを直結すればよい。第1の内部電源電 20 圧VPERIと第2の内部電源電圧VW との差がVI より大 きくなる外部電源電圧VCCの範囲(図4中の領域11) では、メモリセル部10と周辺回路20との間にレベル シフト回路を電圧インターフェイスとして介在させる。

【0023】図1中のメモリセル部10の部分詳細構成 を図5に示す。図5において、11aはメモリセル回 路、15aはCMOSセンスアンプ回路、16aはコラ ムスイッチ回路である。

[0024] メモリセル回路11aは、図1中のメモリ セルアレイ11のうちの1コラムを構成するメモリセル 30 を有するものである。50はセルプレート、51、54 はNMOSトランジスタ、52、55はキャパシタであ る。一方のNMOSトランジスタ51は、ソースが1対 のピット線のうちの一方のピット線に、ドレインが一方 のキャパシタ52を介してセルプレート50に、ゲート が1本のワード線にそれぞれ接続されている。他方のN MOSトランジスタ54は、ソースが他方のビット線 に、ドレインが他方のキャパシタ55を介してセルプレ ート50に、ゲートが他の1本のワード線にそれぞれ接 続されている。キャパシタ52、55は、それぞれ1ピ 40 ットのデータを電荷の有無の形で蓄えるメモリセルを構 成するものである。一方のキャパシタ52で構成される メモリセルを選択する場合にはNMOSトランジスタ5 1のゲートに、他方のキャパシタ55で構成されるメモ リセルを選択する場合にはNMOSトランジスタ54の ゲートに各々ワード線を通じてロウデコーダ12から第 3の内部電源電圧VWORDが供給される。

【0025】CMOSセンスアンプ回路15aは、図1 中のセンスアンプ列15の一部を構成するものであっ て、メモリセル回路11aのピット線対に接続されてい 50 ータ線のうちの一方のデータ線にハイレベルのデータの

る。このCMOSセンスアンプ回路15aは、PMOS センスアンプ回路を構成するようにクロスカップルされ た2つのPMOSトランジスタ61、62と、NMOS センスアンプ回路を構成するようにクロスカップルされ た 2 つのNMOSトランジスタ(不図示)とを備えてい る。一方のPMOSトランジスタ61は、ソースがセン スイネープル信号線SAPに、ドレインが一方のピット 線 (NMOSトランジスタ51側) に、ゲートが他方の ビット線(NMOSトランジスタ54側)にそれぞれ接 続されている。他方のPMOSトランジスタ62は、ソ ースがセンスイネーブル信号線SAPに、ドレインがP MOSトランジスタ61のドレインとは異なる側(NM OSトランジスタ54側) のビット線に、ゲートがPM OSトランジスタ61のゲートとは異なる側(NMOS トランジスタ51側)のピット線にそれぞれ接続されて いる。このようにクロスカップルされた2つのPMOS トランジスタ61、62により、PMOSセンスアンプ 回路が構成されている。NMOSセンスアンプ回路を構 成する2つのNMOSトランジスタ(不図示)も同様

8

【0026】メモリセル回路11aの上記ピット線対 は、相補信号線として使用される。すなわち、一方のピ ット線にハイレベルの電圧が設定される場合には、他方 のビット線にローレベルの電圧が設定される。上記CM OSセンスアンプ回路15aは、該ピット線対の電圧を 増幅するものである。図5に示すように、PMOSセン スアンプ回路のセンスイネーブル信号線SAPには、一 方のピット線のハイレベルのデータの電圧を早く第2の 内部電源電圧VW に確定するように、ロウデコーダ12 からV♥ が供給される。また、他方のピット線のローレ ベルの電圧を早くVss (=0V) に確定するように、不 図示のNMOSセンスアンプ回路を構成する2つのNM OSトランジスタのドレインにはVssが共通に供給され

に、互いにクロスカップルされている。

【0027】コラムスイッチ回路16aは、図1中のコ ラムスイッチ回路列16の一部を構成するものであっ て、メモリセル回路11aのピット線対に接続されてい る。71、72はNMOSトランジスタである。一方の NMOSトランジスタ71は、ソースが1対のデータ線 のうちの一方のデータ線に、ドレインが一方のピット線 (NMOSトランジスタ51側) に、ゲートがコラム線 COLにそれぞれ接続されている。他方のNMOSトラ ンジスタ72は、ソースが他方のデータ線に、ドレイン がNMOSトランジスタ71のドレインとは異なる例 (NMOSトランジスタ54個) のピット線に、ゲート がコラム線COLにそれぞれ接続されている。コラム線 COLには、コラムデコーダ13から第2の内部電源電 圧VV が供給される。

【0028】データ書き込み時には、図5中の1対のデ

電圧として第1の内部電源電圧VPERI (= VCC) が、他 方のデータ線にローレベルのデータの電圧 (= 0 V) が それぞれ周辺回路20から供給される。一方、1本のワ ード線にロウデコーダ12から第3の内部電源電圧VW0 RDが、コラム線COLにコラムデコーダ13から第2の 内部電源電圧VW がそれぞれ供給される。また、センス イネーブル信号線SAPにはロウデコーダ12から第2 の内部電源電圧VW が供給される。このとき、コラムス イッチ回路16aの2つのNMOSトランジスタ?1、 7 2 が導通する結果、データ線対上の電圧がビット線対 上に転送される。ピット線対の電圧変化はCMOSセン スアンプ回路15aによって増幅され、両ピット線の電 圧が短時間のうちに確定する。この際、センスイネーブ ル信号線SAPに第2の内部電源電圧VW が供給されて いるので、CMOSセンスアンプ回路15aの中の2つ のPMOSトランジスタ61、62のうちの一方のPM OSトランジスタを通じて、一方のピット線の電圧がV ♥ に確定する。また、他方のピット線の電圧はローレベ ル (= 0 V) になる。これら両ピット線の電圧は、メモ リセル回路11aの中のNMOSトランジスタ51、5 4の各々のソースに印加される。例えば、キャパシタ5 2 で構成されたメモリセルがワード線を通じて選択さ れ、かつ該メモリセルにハイレベルのデータを書き込む ようにデータ線対の電圧が設定されたものと仮定する と、NMOSトランジスタ51のソースには第2の内部 電源電圧VW が印加され、該NMOSトランジスタ51 のゲートには第2の内部電源電圧VW より高い第3の内 部電源電圧VWORDが印加される。この結果、該NMOS トランジスタ51は完全に導通し、キャパシタ52には ハイレベルのデータの電圧としてVW が保持されること 30 となる。

【0029】データ読み出し時には、図5中の1本のワ ード線に第3の内部電源電圧VWORDが、コラム線COL 及びセンスイネーブル信号線SAPに第2の内部電源電 **圧VΨ がそれぞれ供給される。不図示のイコライズ回路** によってピット線対の電圧がイコライズされた後、メモ リセル回路11aの中の例えばキャパシタ52の保持電 圧が、完全導通したNMOSトランジスタ51を通じて 1本のピット線上に読み出される。そのピット線の電圧 変化に応じて、CMOSセンスアンプ回路15aは両ピ 40 ット線の電圧を早期に確定させる。この際、センスイネ ープル信号線SAPに第2の内部電源電圧VW が供給さ れているので、CMOSセンスアンプ回路15aは一方 のピット線の電圧をVW に確定させる。また、他方のビ ット線の電圧はローレベル (= 0 V) になる。これら両 ピット線の電圧は、コラムスイッチ回路16aの中の2 つのNMOSトランジスタ71、72を通じて1対のデ ータ線上に競み出される。

[0030]上記のとおり、本実施例によれば、電源回路40から出力された第2の内部電源電圧VFがメモリ

セルのハイレベルのデータの書き込み電圧となる。つまり、外部電源電圧VCCがその推奨動作条件の電圧範囲のうちの下限の電圧VOLより高い場合には、該外部電源電圧VCCがメモリセルの書き込み電圧となる。したがって、従来とは違ってメモリセルの耐圧上の問題は生じない。そして、外部電源電圧VCCが下限電圧VOLより低い場合には、昇圧された第2の内部電源電圧VTがメモリセルの書き込み電圧となる。したがって、必要な場合に限ってメモリセルのデータ保持時間が延長される。

10

【0031】また、電源電圧制御回路30の参照電圧VREFを例えば5V単一電源方式の場合の外部電源電圧VCCに関する推奨動作条件の下限電圧VOLすなわち4.5Vに設定すれば、従来は異なる製品系列として製造されていた5V単一電源方式のDRAM(高電圧版)と3.3V単一電源方式のDRAM(低電圧版)とを、図1の構成を有する1つの製品系列でカバーできる効果もある。

[0032] なお、電源電圧制御回路30において外部電源電圧VCCと比較される参照電圧VREFを推奨動作条20件の下限電圧VOLより高い電圧に設定してもよい。また、コラムデコーダ13からコラム線COLへの供給電圧を周辺回路20と同じく第1の内部電源電圧VPERI(=VCC)に設定しても、コラムスイッチ回路16aの中のNMOSトランジスタ71、72のオン抵抗の増大に伴って読み出し及び書き込みの速度が若干低下するだけで、電源回路40から出力された第2の内部電源電圧Vアがメモリセルのハイレベルのデータの書き込み電圧となることに変わりはない。

[0033] (実施例2) 図6は、本発明の第2の実施 例に係る半導体メモリであるDRAMの構成を示すプロ ック図である。前記第1の実施例と異なる点は、メモリ セル部10がシェアドスイッチ回路構成を備えている点 である。図6において、11.1は第1のメモリセルア レイ、11.2は第2のメモリセルアレイである。セン ス/スイッチ回路列14は、センスアンプ列15及びコ ラムスイッチ回路列16に加えて、第1及び第2のシェ アドスイッチ回路列17.1、17.2を備えている。 第1のシェアドスイッチ回路列17.1は第1のメモリ セルアレイ11.1のビット線を、第2のシェアドスイ ッチ回路列17.2は第2のメモリセルアレイ11.2 のピット線をそれぞれセンスアンプ列15及びコラムス イッチ回路列16に接続するためのものである。 電源電 圧制御回路30は図2の構成を、電源回路40は図3の 構成をそれぞれ有する。

【0034】図6中のメモリセル部10の部分詳細構成を図7に示す。図7において、11.1aは第1のメモリセル回路、11.2aは第2のメモリセル回路、15aはCMOSセンスアンプ回路、16aはコラムスイッチ回路、17.1aは第1のシェアドスイッチ回路、17.2aは第2のシェアドスイッチ回路である。

50

【0035】第1のメモリセル回路11.1 aは、図6中の第1のメモリセルアレイ11.1のうちの1コラムを構成するメモリセルを有するものである。50はセルブレート、51.1、54.1はNMOSトランジスタ、52.1、55.1はキャパシタである。それらの接続関係は第1の実施例の場合と同様であって、一方のNMOSトランジスタ51.1のゲートには、ロウデコーダ12から1本のワード線を通じて第3の内部電源電圧VWORDが供給される。他方のNMOSトランジスタ54.1も同様である。

【0036】第2のメモリセル回路11.2aは、図6中の第2のメモリセルアレイ11.2のうちの1コラムを構成するメモリセルを有するものであって、第1のメモリセル回路11.1aと同様、NMOSトランジスタ51.2、54.2とキャバシタ52.2、55.2とを備えている。一方のNMOSトランジスタ51.2のゲートには、ロウデコーダ12から1本のワード線を通じて第3の内部電源電圧VWORDが供給される。他方のNMOSトランジスタ54.2も同様である。

【0037】CMOSセンスアンプ回路15a及びコラムスイッチ回路16aは、前記第1の実施例と同様の構成を有している。センスイネーブル信号線SAPにはロウデコーダ12から第2の内部電源電圧VWが、コラム線COLにはコラムデコーダ13から第2の内部電源電圧VWがそれぞれ供給される。

【0038】第1のシェアドスイッチ回路17.1 a は、図6中の第1のシェアドスイッチ回路列17.1の一部を構成するものであって、2つのNMOSトランジスタ81.1 k2.1を有している。一方のNMOSトランジスタ81.1は、ソースがCMOSセンスアンプ回路15a及びコラムスイッチ回路16aの1対のビット線(1対の共通ピット線)のうちの一方のピット線に、ドレインが第1のメモリセル回路11.1aの1対のビット線のうちの一方のピット線に、ゲートが第1のシェアドスイッチ信号線SH1にそれぞれ接続されている。他方のNMOSトランジスタ82.1は、ソースが上記1対の共通ビット線のうちの他方のビット線に、ドレインが第1のメモリセル回路11.1aの他方のビット線に、ゲートが第1のシェアドスイッチ信号線SH1にそれぞれ接続されている。

【0039】第2のシェアドスイッチ回路17.2 a は、図6中の第2のシェアドスイッチ回路列17.2の一部を構成するものであって、第2のメモリセル回路11.2 aのピット線と共通ピット線との間に介在した2つのNMOSトランジスタ81.2、82.2を有している。これら両NMOSトランジスタ81.2、82.2のゲートは、第2のシェアドスイッチ信号線SH2に共通接続されている。

【0040】本実施例のロウデコーダ12は、図7中のワード線に第3の内部電源電圧VWORDを、センスイネー 50

12

ブル信号線SAPに第2の内部電源電圧VWをそれぞれ
供給するだけでなく、第1及び第2のシェアドスイッチ
信号線SH1、SH2に選択的に第3の内部電源電圧V
WORDを供給する。すなわち、第1のメモリセル回路1
1. 1 aをアクセスすべき場合には第1のシェアドスイッチ信号線SH1に、第2のメモリセル回路11. 2 a
をアクセスすべき場合には第2のシェアドスイッチ信号線SH2にそれぞれ第3の内部電源電圧V₩ORDを供給するものである。

[0041] 第1のメモリセル回路11. 1aへのデー **夕書き込み時には、第1のシェアドスイッチ信号線SH** 1に第3の内部電源電圧VWORDが、第2のシェアドスイ ッチ信号線SH2にローレベルの電圧 (=0V) がそれ ぞれ供給される。第1のシェアドスイッチ回路17.1 aを構成する2つのNMOSトランジスタ81.1、8 2. 1のうちの一方のNMOSトランジスタのソース電 圧は、CMOSセンスアンプ回路15aにより第2の内 部電源電圧VW まで上昇させられる。したがって、両N MOSトランジスタ81.1、82.1が完全に導通す るように、その各々のゲートに第2の内部電源電圧VW より高い第3の内部電源電圧VWORDを供給しているので ある。この結果、ハイレベルのデータが第1のメモリセ ル回路11.1 aの中の選択されたキャパシタ52.1 に書き込まれる場合には、ハイレベルのデータの電圧と してCMOSセンスアンプ回路15aから供給された第 2の内部電源電圧Ⅴ♥ が保持されることとなる。

【0042】第2のメモリセル回路11.2aへのデータ書き込み時には、第2のシェアドスイッチ信号線SH2に第3の内部電源電圧VWORDが、第1のシェアドスイッチ信号線SH1にローレベルの電圧(=0V)がそれぞれ供給される。この際の動作は、第1のメモリセル回路11.1aへのデータ書き込み時と同様である。

【0043】第1のメモリセル回路11.1aからのデ ータ読み出し時には、上記書き込み時と同様に、第1の シェアドスイッチ信号線SH1に第3の内部電源電圧V WORDが、第2のシェアドスイッチ信号線SH2にローレ ベルの電圧(=0V)がそれぞれ供給される。この際、 第1のメモリセル回路11.1aのピット線は第1のシ ェアドスイッチ回路17.1 aを介して共通ビット線に 接続され、第2のメモリセル回路11.2aのピット線 は第2のシェアドスイッチ回路17.2 gにより該共通 ピット線から電気的に切り離される。したがって、第1 及び第2のメモリセル回路11.1a、11.2aの記 憶容量の合計が第1の実施例の場合のメモリセル回路1 1 a の記憶容量に等しいと仮定した場合、第2の実施例 では第1の実施例に比べてピット線の静電容量が半減す る。一般に、メモリセルからピット線への読み出し電圧 は、メモリセルのキャパシタの静電容量CS とピット線 の静電容量CB との比CS / CB に比例する。したがっ て、ビット線の静電容量が半減すると、ビット線への読

み出し電圧が倍増する。この結果、CMOSセンスアンプ回路15aの増幅箱度及び増幅速度が向上し、データ読み出しの高信頼性及び高速性が確保される。

【0044】第2のメモリセル回路11.2aからのデータ読み出し時には、第2のシェアドスイッチ信号線SH2に第3の内部電源電圧VWORDが、第1のシェアドスイッチ信号線SH1にローレベルの電圧(=0V)がそれぞれ供給される結果、第1のメモリセル回路11.1aのピット線が共通ピット線から電気的に切り離される。この際の動作は、第1のメモリセル回路11.1aからのデータ読み出し時と同様である。

【0045】上記のとおり、本実施例によれば、第1の 実施例と同様の効果に加えて、データ読み出しの高信頼 性及び高速性が確保される効果が得られる。

[0046] (その他の実施例) 図8は、図1及び図6 中の電源電圧制御回路30の他の構成例を示す回路図で ある。図8において、31は比較器、32はPMOSト ランジスタ、33はダミーキャパシタ、34はセルブレ ートである。図8中の比較器31は、ダミーキャパシタ 33の保持電圧VDCと参照電圧VREF とを比較し、VDC がVREF より低い場合にはハイレベルの論理信号を、V DCがVREF より高い場合にはローレベルの論理信号を各 々電圧制御信号VSIG として出力するものである。ダミ ーキャパシタ33は、図5のメモリセル回路11aの中 のキャパシタ52、54や、図7の第1及び第2のメモ リセル回路11.1a、11.2aの中のキャパシタ5 2. 1、52. 2、54. 1、54. 2に対応したもの である。このダミーキャパシタ33の一方の端子が接続 されたセルブレート34には、メモリセル回路のセルブ レート50と同じ電圧が印加される。

【0047】図8の電源電圧制御回路30では、パワーオンリセット時にPMOSトランジスタ32のゲートに制御信号VCONTを印加することにより、眩PMOSトランジスタ32を一定時間だけ導通させる。これにより、外部電源電圧VCCに応じた電荷がダミーキャパシタ33に蓄積される。そして、一定時間経過後に、ダミーキャパシタ33の保持電圧VDCと参照電圧VREFとを比較器31で比較し、該比較の結果に応じて電圧制御信号VSIGの論理レベルを決定する。比較器31は、パワーオンリセット時に以上のシーケンスで電圧制御信号VSIGの論理レベルを決定した後は、以後その論理レベルを保持する。図1及び図6中の電源回路40は、比較器31が保持出力している電圧制御信号VSIGに従って出力電圧特性を切り替えることとなる。

【0048】以上のとおり、図8の電源電圧制御回路3 0によれば、メモリセルのキャパシタへの書き込み電圧 を外部電源電圧VCCとした場合のデータ保持特性の良否 (リークの大小) すなわちデータ保持時間の長短をパワ ーオンリセット時に前もって評価することができ、該評 価の結果に応じて電源回路40の出力電圧特性をプリセ 50

ットできる。つまり、外部電源電圧VCCの大小とメモリセルのデータ保持特性の良否とを総合的に評価できる効果がある。

【0049】なお、図8の電源電圧制御回路30をパワーオンリセット時に一度だけ動作させるのではなく、これを周期的に動作させるようにしてもよい。例えば、RAS (ロウアドレスストローブ信号) が入力される毎にPMOSトランジスタ32を導通させてダミーキャパシタ33を充電し、その都度比較器31でダミーキャパシタ33の保持電圧VDCを検査するようにしてもよい。

【0050】図9は、図1及び図6中の電源電圧制御回路30の更に他の構成例を示す回路図である。図9において、図8中のPMOSトランジスタ32はNMOSトランジスタ35に、図8中の比較器31はPMOSトランジスタ36及びバッファ37にそれぞれ置き換えられている。

【0051】図9の電源電圧制御回路30では、パワー オンリセット時にNMOSトランジスタ35のゲートに 制御信号VCONTを印加することにより、該NMOSトラ ンジスタ35を一定時間だけ導通させる。これにより、 外部電源電圧VCCに応じた電荷がダミーキャパシタ33 に蓄積される。ダミーキャパシタ33の保持電圧VDCす なわちPMOSトランジスタ36のゲートの電圧は、ダ ミーキャパシタ33のリークにより時間の経過とともに 低下していく。リークが小さいために一定時間経過後に PMOSトランジスタ36のゲート・ソース間電圧がそ のしきい値電圧より小さい値を保持している場合には、 該PMOSトランジスタ36がオフ状態を維持するの で、バッファ37は電圧制御信号VSIG としてローレベ ルの論理信号を出力する。しかしながら、リークが大き 30 いためにPMOSトランジスタ36のゲート電圧が大き く低下してしまうと、該PMOSトランジスタ36が導 通し、パッファ37は電圧制御信号VSIG としてハイレ ベルの論理信号を出力する。バッファ37は、パワーオ ンリセット時に以上のシーケンスで電圧制御信号VSIG の論理レベルを決定した後は、以後その論理レベルを保 持する。図1及び図6中の電源回路40は、パッファ3 7 が保持出力している電圧制御信号VSIG に従って出力 電圧特性を切り替えることとなる。

【0052】以上のとおり、図9の電源電圧制御回路3 0によれば、図8の構成の場合と同様の効果を小さい回 路規模で達成できる。

【0053】なお、図9の電源電圧制御回路30をパワーオンリセット時に一度だけ動作させるのではなく、これを周期的に動作させるようにしてもよい。例えば、RASが入力される毎にNMOSトランジスタ35を導通させてダミーキャパシタ33を充電し、その都度PMOSトランジスタ36及びパッファ37でダミーキャパシタ33の保持電圧VDCを検査するようにしてもよい。

【0054】図10は、図1及び図6中の電源回路40

ある。

【図4】図1の半導体メモリにおいて図3の電源回路の 構成を採用した場合の外部電源電圧と3つの内部電源電 圧との関係を示すグラフである。

【図5】図1中のメモリセル部の部分詳細構成を示す回 路図である。

【図6】本発明の他の実施例に係る半導体メモリの構成 を示すブロック図である。

【図7】図6中のメモリセル部の部分詳細構成を示す回 路図である。

【図8】図1及び図6中の電源電圧制御回路の他の構成 例を示す回路図である。

[図9] 図1及び図6中の電源電圧制御回路の更に他の 構成例を示す回路図である。

【図10】図1及び図6中の電源回路の他の構成例を示 すブロック図である。

【図11】図1及び図6の半導体メモリにおいて図10 の電源回路の構成を採用した場合の外部電源電圧と3つ の内部電源電圧との関係を示すグラフである。

の構成を示すプロック図である。


【符号の説明】

- メモリセル部 10
- 11、11.1、11.2 メモリセルアレイ
- 11a、11.1a、11.2a メモリセル回路
- ロウデコーダ 12
- コラムデコーダ 1 3
- センス/スイッチ回路列 14
- センスアンプ列 15
- 15a CMOSセンスアンプ回路
- コラムスイッチ回路列 16
- 16a コラムスイッチ回路


18


- 17. 1、17. 2 シェアドスイッチ回路列
- 17. 1a、17. 2a シェアドスイッチ回路
- 周辺回路
- 電源電圧制御回路 3 0
- 3 1 比較器
- 32、36 PMOSトランジスタ
- 3 3 ダミーキャパシタ
- セルプレート 3 4
- NMOSトランジスタ 3.5
- 10 40 電源回路
 - 第1の昇圧回路 41
 - 4 2 第2の昇圧回路
 - 43 比較器
 - セルプレート 50
 - 5 1、51.1、51.2、5 4、54.1、54.2 NMOSトラン ジスタ
 - 5 2、52.1、52.2、5 5、55.1、55.2 キャパシタ
 - 61、62 PMOSトランジスタ
 - 71、72 NMOSトランジスタ
- 【図12】本発明の更に他の実施例に係る半導体メモリ 20 81.1、81.2、82.1、82.2 NMOSト ランジスタ
 - 90 降圧回路
 - COL コラム線
 - SAP センスイネーブル信号線
 - SH1、SH2 シェアドスイッチ信号線
 - 外部電源電圧 VCC
 - VPERI 第1の内部電源電圧
 - VW 第2の内部電源電圧
 - VWORD 第3の内部電源電圧
 - 30 VSIG 電圧制御信号
 - MOSトランジスタのしきい値電圧 VT
 - 内部降圧電圧 VRD


【図2】




[図3]










【図5】









[図12]

フロントページの続き

(72) 発明者 澤田 昭弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 岩成 俊一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内